PAT-NO:

JP358060559A

DOCUMENT-IDENTIFIER:

JP 58060559 A

TITLE:

MULTICHIP PACKAGE

PUBN-DATE:

April 11, 1983

INVENTOR-INFORMATION:

NAME

YOSHIHARA, KUNIO

ASSIGNEE-INFORMATION:

NAME

TOSHIBA CORP

COUNTRY

N/A

APPL-NO:

JP56158226

APPL-DATE:

October 6, 1981

INT-CL (IPC): H01L021/82, H01L027/04

US-CL-CURRENT: 257/E21.602, 361/683

ABSTRACT:

PURPOSE: To obtain a multichip package whose internal connections are switchable electrically, while unnecessitating the replacement thereof, by a method wherein input-output signal lines selecting a plurality of electronic function elements of the same kind are switched to each other or to a specified element.

CONSTITUTION: Address data lines which are common input-output lines for signal lines other than a chip enable CE being a signal line for selection of

06/10/2003, EAST Version: 1.03.0002

memory cells M<SB>1</SB>∼M<SB>n</SB>, are connected commonly, while CE alone is decoded for selecting each memory cell. M<SB>0</SB> is an extra redundant memory cell for constituting this memory module, and address lines A<SB>o</SB>∼ A<SB>i</SB>, data lines D<SB>1</SB>∼ D<SB>j</SB>, a write enable WE, and an output enable OE are connected commonly with remaining memory cells M<SB>1</SB>∼ M<SB>n</SB>, while only the chip enable CE, which is a redundant memory cell, is made switchable to any one of CEs M<SB>1</SB>∼ M<SB>n</SB>. Thereby any faulty chip can be switched electrically with ease. A pad SW for switching is usually connected to C<SB>0</SB> and led outside as CE<SB>0</SB>, whereby the operation of the redundant memory M<SB>0</SB> can be checked.

COPYRIGHT: (C) 1983, JPO&Japio

06/10/2003, EAST Version: 1.03.0002

機械的衝撃などによって正常な部分を不良にして、A/D 又は D/A コンパータなどのアナログ素子では、一般に、アナログ素子では、一般に、アナログ素子では、一般に大きく、アナログ素子を複数した配標となっては、そのアナログ素子が幼作可能である。に動性の仕様を満足できない。不良素子としてで換せざるを得ない割合となる。 では、実験後の性能と、実験的の素子の性能分布によって要実上制的されている。

本発明の目的は、上配の技術の欠点を除去し、 電子内検配果子の交換を不要にする、電気的に内 部接続切着上可能なマルテ・テップ・パッケージ を提供することにある。

本発明は、配舗基板上に実装されている同一種 類で複数の電子的機能素子を選択する入出力信号 離を相互に、若しくは特定の電子的機能素子と切 替えることを特徴としたマルテ・チップ・パッケ ージである。

るのみならず、配舗等板上のすべてのメモリ素子の電子的機能をテストした後、そのテストデータにもとづきパッケージ全体の価値が最も高くなるようメモリ素子の切替えができる。尚第1図にかいて、Dはアドレスデコーダ。DI/Oはデコーダ入出力級である。

本発明の他の一具体例として項2図に示す。ディショル入力ラッチ型D/Aコンパータ業子を複数個D/A1~D/An、同一配額基板上に実装し、ディショル入力DI1~DI J 及びストロープ信号S を共逸に始継する。かのかののD/Aコンパータ案子を選択するチップ・セレクト CS は相互に切替えられるように配離用パッドを引意してかる。同様に、かのかののD/Aコンパータ案子のアナログに、かのかののD/Aコンパータ案子は、配額を板上のすべてのD/Aコンパータ案子は、その直線性の値によって任意のチャンネルへ割付けるとができる。

4. 図面の簡単な説明

一つの具体例において、本発明は第1回に示す ように同一に接続されるべきアドレス糖 Ao~Ai。 データ組をもつ n 朝の電子的機能素子であるとと ろのメモリー素子 M1~Mn で構成されたメモリモジ ュールに用いられる。とのメモリモジュールでは、 メモリポ子 M」~Mn:の選択用信号線であるチップィ ネーブル CE 以外の共通の入出力線であるアドレ ス・データ各級は共通に紡績し、 CE のみをデコ ドレて各メモリー電子を選択している。 Moはこの メモリモジュールを構成するには余分の冗長メモ リ素子であり、アドレス線 Ao~Ai,データ線 Di~ Di, ライトネーブル WE, アウトブットネーブル OBを残りのメモリ常子 Mi ~Mn と共通に接続し、 冗長メモリポ子のチップイネーブル CE のみを、 Mi ~Mn の CE の任意の一つと切替えられるように することにより、容易に不良チップの電気的切響 えが可能となる。通常は切響え用パッド SWをCo に接続し、 CEo として外部へ取出しておくことに より、冗長メモリ素子 Mo の動作確認を行なりこと ができる。つまり、単化不良メモリポ子を験去す

第1 例は本発明の一実施例を説明するためのマルチ・チップ・パッケージの平面図、第2 図は本 発明の他の実施例を説明するためのマルチ・チップ・パッケージの平面図である。

D:アドレスデコーダ、Ao〜Ai:アドレス種、Di〜Dj:データ様、WE:ライトネーブル、Mi〜Mn:メモリホ子、Mo:冗長メモリホ子、OE:アウトブットイネーブル。

代理人 弁理士 即 近 憲 佑 (ほか1タ)